(9) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59—161045

Mnt. Cl.3 H 01 L 21/76 21/94 識別記号

庁内整理番号 M 8122-5F 7739-5F 個公開 昭和59年(1984)9月11日

発明の数 1 審查請求 未請求

(全 4 頁)

の半導体装置の製造方法

20特

昭58-34572

20出

昭58(1983) 3月4日 願

個発 明者

吾妻孝

茂原市早野3300番地株式会社日

立製作所茂原工場内

願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 高橋明夫

半導体装置の製造方法 発明の名称 特許請求の範囲

SI基板上の局所酸化すべき領域にポリシリコン 膜を設け、酸ポリシリコン膜を酸化することによ つてLOCOS膜を形成する半導体英置の製造方法 において、前配酸化すべき領域のポリシリコン膜 に燐をドープさせた後に酸化することにより、そ の酸化速度を非酸化領域の酸化速度よりも速め、 局所酸化領域の非酸化領域へのはみ出しを防止す ることを特徴とした半導体装置の製造方法。 発明の詳細な説明

(発明の利用分野)

本発明は半導体装置の製造方法、特に 81を基板 とするMOS形VLSI(超大規模集積回路)の各ア クティブ領域間を絶縁するための敬細加工,高集 徴化に好適な Si 局部酸化膜(Local Oxidation of Silicon)の形成方法に関するものである。

(発明の背景)

現在、半導体装置として例えば VLSIの LOCO8

膜の形成には、Si基板自体を局所的に酸化する方 法が一般的に用いられている。 ナなわち、第1図 (a) に要部断面図で示すように S1 基板1上に薄い 8102膜2および812N4膜3を順次積層形成し た後、同図(b)に示すよりにアイソレーション膜形 成のための酸化すべき領域のBiO2膜2および Si 1 N 4 膜 3 を除去し、8i 基板 1 を露出させ、と れを酸化雰囲気中で熱処理するととによりLOCOS 膜 4 を形成する。との場合、同図(C)に示すように SI 基板上に形成された LOCS膜4 にパードヒーク 4 a およびパードヘッド 4 b と称される異常領域 が非酸化領域のSiaN4膜3の下部に喰い込むよ りに形成される。そして、とのパードビーク 4 ≥ の領域 A は 0.9~1.0 μm にも遠し、この領域 A は無 駄なスペースとなり、VLSIの高集積度化に対し て大きな弊害となつていた。との異常領域の発生 原因の一つは、第2図に示すように 81基板 1上に 薄い8102膜2を形成し、さらにその表面に813 N4膜3を形成して酸化する領域BのみSi3N4膜 3を除去させた構造において、8i 基板1と 8iiNi

膜3との間のパッフアとしてのSiO2 膜2が横方向(矢印C方向)の酸化をエンハンスメント(増加)させるととに起因しているといわれている。

このよりな問題を改善したものとしては、第3 図(a)~(d)に要部断面工程図で示すよりな半導体装置の製造方法が提案されている。すなわち、同図(a)に示すよりにSi基板1上にSiO2膜2,ポリシリコン膜5,Si3N4膜3を順次積層形成する。次に同図(b)に示すよりにSi3N4膜3上の非酸化領域部分にフォトレジストパターン6を形成し、酸化すべき領域8i3N4膜3をエッチング除去した後、フォトレジストパターン6を除去して非酸化領域部分のSi3N4膜3を図出させた構成において、直接的にポリシリコン膜5を酸化させて同図(c)に示すようにLOCOS膜4を形成する方法が提案されている。

このような方法によると、Si3N4 膜3の下には 直接的に接触する SiO2 膜がないので、ポリシリ コン膜5 の前配積方向への酸化の増加は行なわれ ず、したがつな前述したパードピークの形成が少

とのような目的を達成するために本発明による 半導体装置の製造方法は、局所酸化すべき領域に ポリンリコン暦を有する SI基板において、酸化す べき当該領域に燐をドーブせしめ、その酸化速度 を、非酸化領域の酸化速度よりも速くするととに より、局所酸化領域の非酸化領域へのいわゆるは み出しを防止させたものである。

[発明の爽施例]

次に図面を用いて本発明の突施例を詳細に説明 する。

第4図(a)~(g)は本発明による半導体装置の製造 方法をVLSIの製造方法に適用した一例を示す要 部断面工程図であり、前述の図と同配号は同一要 菜となるので、その説明は省略する。とれらの図 において、まず、同図(a)に示すよりに標準洗浄法 により製面処理された6i基板1を用意し、同図(b) に示すよりにこの8i基板1を通常用いられる酸化 法により酸化して製面に8102 数2を形成する。 この場合、この8i02 数2の腹厚は後述するLOCOS なくなる。

しかしながら、このような方法によると、ポリシリコン原5の酸化が積方向(矢印C方向),縦方向(矢印D方向)に同時に等方的に逝むため、横方向の酸化が進み、酸化後のポリシリコン膜5の除去工程において、同図(d)に示すようにLOCOS膜4の入江部分にポリシリコン膜5がエンチングされずに残渣5 a が残り、この残液5 a を除去するために VLS Iの製作工程を複雑化させるとともに、完全に除去されない場合には品質を低下させてしまうなどの問題があつた。

〔発明の目的〕

したがつて、本発明は、前述した問題に鑑みて なされたものであり、その目的とするところは、 前述した残渣ボリシリコンの発生を除去し、しか もバードピーク、バードヘッド等の異常領域の発 生が全くない、高品質のLOCOS 膜を生産性良く 得ることのできる半導体装置の製造方法を提供す ることにある。

[発明の概要]

酸化において、隣のSi基板1への拡散を防止する に足る母として例えば約700Å以下とする。次に 同図(c)に示すように S i O 2 膜 2 上にポリシリコン をCVD法により、ポリシリコン膜5を形成する。 この場合、このシリコン膜5の膜厚は必要とする LOCOS 膜の厚さの約半分、例えば2000A 程度 とする。次に同図は化示すようにポリシリコン膜 5上にCVD法により膜厚約1000 A以下の 8i a N4膜3を形成した後、局部酸化すべき領域のみの Bl3N4膜3を例えばC2CLF5ガスなどにより方向 性ドライエッチング処理して局部酸化すべき領域 のポリシリコン膜5を露出させる。次に表面にBis N4膜3 およびポリシリコン膜5が形成されたSi基 板1をPOCL3Xガス中で熱処理もしくはイオンイ ンプラ法により燐をドープさせるなどの燐処理を 施して同図(e)に示すよりに酸化すべき領域のみに 頗をドーブした燐ドーブポリシリコン膜 5′が形成 され、813N4 膜3の真下はとのBi3N4 膜3で 遮蔽されてノンドーブのポリシリコン膜5が残留 している。との場合、燐のドーブ登はノンドーブ

特開昭59-161045(3)

のポリシリコン膜 5 との酸化速度の必要差に応じ て適宜調整することができるが、通常5~15モ ル豸の間の範囲が選ばれる。との状態で Si 基板 1 を酸化させると、燐をドープしたポリシリコン膜 5はその酸化速度がノンドープシリコン膜5の酸 化速度よりも2~4倍程度速く酸化されて同図的 に示すように膜厚約 4000 Å以下の LOCO8 膜 4 が形成される。とれは、燐ドーブポリシリコン膜 5'の酸化速度がノンドープシリコン膜5よりも恵 くなることによつて、第5図に示すよりに縦方向 (矢印 D 方向)の酸化が優先的に行なわれ、との 結果、第4図f的に示すように横方向(矢印C方向)への拡がりのない、したがつて入江部分のない 直線的なLOCOS 膜が形成されるためである。次 に同図(g)に示すように非酸化領域部分の SiO2 膜 2,ノンドーブポリシリコン膜5およびその上面 のSisN+膜3を除去して第3図に示したような ポリシリコン膜5の残渣5 a が全く発生しない極 めて良好なVISI用のLOCS膜4が完成する。


(発明の効果)

以上説明したように本発明による半導体装置の 製造方法によれば、LOCOS膜の入江部分に残盗 ポリシリコンの発生が皆無となり、しかもパード ピーク、パードヘッド等の異常領域の発生が全く ない、高品質のLOCOS膜が生産性良く得られる という極めて優れた効果を有する。


図面の簡単な説明

第1図(a)~(c),第2図は従来の半導体装置の一例を示す要部断面図、第3図(a)~(d)は現在提案されている半導体装置の製造方法の一例を示す要部断面工程図、第4図(a)~(g)は本発明による半導体装置の製造方法の一例を示す要部断面工程図、第5図は第4図に示す酸化の進行状況を説明するための図である。

1・・・・ 8i 基板、 2・・・・ 8i02 膜、 3・・・・ 8i 3N4 膜、 4・・・・ LOCOS 膜、 4 a・・・・・パードビータ、 4 b・・・・パードヘッド、4 c・・・・入江部分、 5・・・・ポリンリコン膜、 5'・・・・ 機ドーブポリシリコン膜、 5 a・・・・ 残渣ポリシリコン。



-185-



PAT-NO:

JP359161045A

DOCUMENT-IDENTIFIER: JP 59161045 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

September 11, 1984

INVENTOR-INFORMATION:

NAME

AZUMA, TAKASHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP58034572

APPL-DATE:

March 4, 1983

INT-CL (IPC): H01L021/76, H01L021/94

US-CL-CURRENT: 148/DIG.116, 257/E21.564

ABSTRACT:

PURPOSE: To eliminate the generation of residual polysilicon, and to obtain an Si partial oxide film (LOCOS film) of high quality, in which a bird beak, a brid head, etc. are not generated at all, by doping phosphorus into a polysilicon layer region to be oxidized.

CONSTITUTION: An SiO<SB>2</SB> film 2, a polysilicon film 5 and an Si<SB>3</SB>N<SB>4</SB> film 3 are formed on the surface of an Si substrate 1, a polysilicon film 5 in a region, which must be etched and oxidized partially, is exposed, phosphorus is doped to form a phosphorus doped polysilicon film 5',

and the Si substrate 1 is oxidized. The phosphorus doped polysilicon film 5' is oxidized at spped of approximately double or quadruple as fast as the non-doped polysilicon film 5. The SiO<SB>2</SB> film 2, the non-doped polysilicon film 5 and the Si<SB>3</SB>N<SB>4</SB> film 3 are removed, and an LOCOS film 4 for an extremely excellent VLSI in which the residue of the polysilicon film 5 is not generated at all is completed.

COPYRIGHT: (C)1984,JPO&Japio